HWSW Informatikai Kerekasztal: Re: Többszálúsítja a memóriát a Rambus és a Kingston - HWSW Informatikai Kerekasztal

Ugrás a tartalomhoz

Mellékleteink: HUP | Gamekapocs

Oldal 1 / 1
  • Nem indíthatsz témát.
  • A téma zárva.

Re: Többszálúsítja a memóriát a Rambus és a Kingston Értékeld a témát: -----

#1 Felhasználó inaktív   HWSW 

  • HWSW
  • PipaPipaPipaPipaPipa
  • Csoport: Stábtag
  • Hozzászólások: 9.283
  • Csatlakozott: 2009. márc. 17.

Elküldve: 2009. 09. 21. 07:46

A Rambus és a Kingston közös fejlesztésű memóriamodulja a többmagos processzorok terjedésével egy súlyosabbá váló memóriasávszélesség-problémát próbálja megoldani anélkül, hogy ehhez speciális memóriachipekre lenne szükség.
https://www.hwsw.hu/...-tobbszalu.html' target='_blank'>https://www.hwsw.hu/...-tobbszalu.html

#2 Felhasználó inaktív   Supramkiii 

  • Újonc
  • Pipa
  • Csoport: Alkalmi fórumtag
  • Hozzászólások: 19
  • Csatlakozott: --

Elküldve: 2009. 09. 21. 07:46

Hát, érdekes kezdeményezés, bár nem tudom, mennyi értelme van, az új generációs CPU-k már eleve tudnak hasonlót több ram modul esetén. De az biztos, hogy ebből csak akkor lesz valami, majd ha az intel vagy az AMD mögé áll...

Egyébként szerintem az, hogy a ramok miatt lett a feldolgozás párhuzamositva, hatalmas éa alapvető tévedés... Sok oka volt, neki, techológiai és progromozási is, de speciel a memóriához semmi köze nem volt...

Viszont lehet hogy érdemes lenne - ha már hozzányúlunk a bevált sémákhoz - visszatérni egy régi ötlethez, és az L1 és L2 cache után egy külső L3-at iktatni be: ennek több előnye is lenne, pl. egy átlag irodai XP lényegében belefér 256mb cachebe, de maga a futtatott kód ritkán haladja meg ezt a méretet, illetve egy rendszer utólag is skálázható lenne - pl. egy gépben, ami azt nem igényli, ki is lehetne hagyni...

#3 Felhasználó inaktív   special 

  • project 2501
  • PipaPipaPipaPipaPipa
  • Csoport: Stábtag
  • Hozzászólások: 11.962
  • Csatlakozott: 2001. jan. 16.

Elküldve: 2009. 09. 21. 09:38

@Supramkiii: kifejtenéd, mire gondolsz, hogy tudnak hasonlót a CPU-k? Egyébként értelemszerűen nem tudhatnak, mivel a most tárgyalt threaded memory a modulonként kinyerhető effektív sávszélességet növeli, amire a processzor nem lehet képes, mert a limitáció a modulon létezik.

Az sem világos, hogy milyen technológiára gondolsz, vagy programozási okokra. Utóbbi azért is fura, mert közvetlenül a szoftverfejlesztőknek sosem volt érdeke a párhuzamosítás, az ideális processzor az egy szálon hajt végre, végtelen sebességgel. mivel ilyen nem létezik, ezért kénytelenek több processzort és több szálat használni, és az alkalmazásaikat így tervezni.

L3 cache már régóta létezik a processzorokon, inkább már L4-ről beszélnénk. 256 megabájt SRAM-cache viszont rohadt drága volna, a jelenlegi 45 nanométeres technológián 100 ezer forint felett lenne a boltban. EDRAM-mal már sokkal jobb lenne a helyzet, az IBM azonban ebből is csak 32 megabájtnyit tartott ésszerűnek a Power5 rendszerekhez, pedig ott aztán néhány száz dollár költség nem igazán érzékeny tényező.

Téma megosztása:


Oldal 1 / 1
  • Nem indíthatsz témát.
  • A téma zárva.

1 felhasználó olvassa ezt a témát.
0 felhasználó, 1 vendég, 0 anonim felhasználó