[Asker]

Idézet: hvuk - Dátum: 2005. Nov. 18., Friday - 10:53

And the number one reason Intel won't accept the dual core duel:

1. Moore's Law has been replaced by "Paul's Paradox": the number of canceled products per year at Intel will double every year after the introduction of the AMD Opteron processor.

LOL 

[SFIJ]

Idézet: bogdan - Dátum: 2005. nov. 18., péntek - 11:04

a macska rugja meg, megeloztel.. pedig ejjel en is rajottem magamtol, hogy a memory maped hozzaallas valoszinuleg csak az kulon memoriavezerlo eseten mukodokepes!

nem igaz. memory mapped io-val 6.3bgyte/s-es Io csatornat meg lehet csinalni. az hogy lasabb lenne mint a HT-s az nem igaz, csereben joval bonyolultabb es dragabb. (csak a mihez tartast vegett olvassatok el a cell papert. a cell-nek 2 interfesze van, az egyik az xdr ide jon a rambus, a masik meg a felxio, amieh i/o eszkozoket es tovabbi ram-okat egyarant illeszthetsz). szal hagyjuk

[bogdan]

Idézet: SFIJ - Dátum: 2005. nov. 18., péntek - 17:20

nem igaz. memory mapped io-val 6.3bgyte/s-es Io csatornat meg lehet csinalni. az hogy lasabb lenne mint a HT-s az nem igaz, csereben joval bonyolultabb es dragabb.

a 6.3 gondolom 6.4 akart lenni. de ha a memoriabol elveszel 6.4-et, akkor mi marad a memorianak? max lehet 3.2-3-2 (ugyis dual chanel) a ketto. de hat nem pont azt irtam, hogy ekkor at kene tervezni az egeszet, es az mai eszai-deli hidakat kivagni a fenebe, es ujakat csinalni? mert ugye akkor a memoriacsatornara kotod azokat, nemdebar? valamire ugye kotnod kell, es a 3HT es 1 memoriacsatornan mas nem nagyon jon ki az Opteronbonbol. vajon nem errol az attervezesrol irtam nehany post-al ezelott?

[SFIJ]

Idézet: bogdan - Dátum: 2005. nov. 18., péntek - 16:41

mert ugye akkor a memoriacsatornara kotod azokat, nemdebar? valamire ugye kotnod kell, es a 3HT es 1 memoriacsatornan mas nem nagyon jon ki az Opteronbonbol. vajon nem errol az attervezesrol irtam nehany post-al ezelott?

azt irtad, at kell tervezni a memoria vezerlot. nos nem kell. de telleg hagyjuk

[bogdan]

Idézet: SFIJ - Dátum: 2005. nov. 18., péntek - 18:00

azt irtad, at kell tervezni a memoria vezerlot. nos nem kell. de telleg hagyjuk

nem tudom mire gondolhatsz, de en ezt irtam:

Idézet

hat, gyanitom, hogy ehhez egy pirinyot at kene tervezni a mai Opteronos gepeket..
hova is rakod a deli hidat mondjuk? 

es bocsanat, de nem azert nem hagyom abba, mert kotozkodni van kedvem, hanem meg szeretnem erteni, hogy jol ertem-e? illetve ha megsem, akkor hogy is kene ezt elkepzelni.

[SFIJ]

Idézet: bogdan - Dátum: 2005. nov. 18., péntek - 17:08

nem tudom mire gondolhatsz, de en ezt irtam:
...

Idézet: bogdan

pedig ejjel en is rajottem magamtol, hogy a memory maped hozzaallas valoszinuleg csak az kulon memoriavezerlo eseten mukodokepes!

najó kevésbé próbálok kekec lenni. vegyünk pédául disk mûveletet. Hogy néz ki a egy disk read? a sata/pata kontroller I/O címére kiküldesz egy atapi kommandot, majd szépen vársz, amik a sta/pata kontroller beleDMAzza a memóriád megadott címére az adatokat. Disk írásnál meg átadod a memóriaterület handle-jét a sata/pata kontrollernek az ATAPI parancsban.  Namost minden nehézség nélkül megtehetõ az, hogy ata/sata kontroller nem az ioreq vezetékre figyel hanem a memcontrolleren rohangáló címeket snoopolja. Ezzel memsávszélt nem veszítesz, kizárólagosan aqz adott procihoz csatlakoztatható és ezáltal megcímezhetõ maximális RAM kapacitást korlátozod. Mindamellett azért mondtam azt, hogy hagyjuk, mert mindazonáltal hogy uram bocsá az IO így még sokkal gyorsabb is, az Északi hídat istentelenül megdrágítja, prektice egy elég komoly, horust meghaladó boyolultságú IO processzorra vezet, ezért rohadt dága

Szerkesztette: SFIJ 2005. 11. 18. 21:07 -kor

[bogdan]

aha! nos en ott egy altalanos elvet probaltam megfogalmazni -- hiszen nem ertek hozza, es paraszti esszel probalom megerteni, ezert is kerdezek! -- hogy olyan gepen tudom(tam) volna csak elkepzelni a memory maped IO-t, ahol van ugye a kulon memoriavezerlo... azaz ott nem az Opteronokrol beszeltem (az kulonben sem a memoriavezerlo atalakitasa lenne, ha visszaraknank az FSB-t..) de elismerem, hogy zavaros.. na mindegy, ennek mar lassan tenyleg semmi koze a topichoz. 

[SFIJ]

Idézet: bogdan - Dátum: 2005. nov. 18., péntek - 21:03

aha! nos en ott egy altalanos elvet probaltam megfogalmazni -- hiszen nem ertek hozza, es paraszti esszel probalom megerteni, ezert is kerdezek! -- hogy olyan gepen tudom(tam) volna csak elkepzelni a memory maped IO-t, ahol van ugye a kulon memoriavezerlo... azaz ott nem az Opteronokrol beszeltem (az kulonben sem a memoriavezerlo atalakitasa lenne, ha visszaraknank az FSB-t..) de elismerem, hogy zavaros.. na mindegy, ennek mar lassan tenyleg semmi koze a topichoz. 

egybizonyos iparban dolgozom, ahol az a helyzet hogy egy szekrényben akár több száz, rossz esetben több ezer procikártya is lakik, mindez egy nagyon nagy sebességû ATM buszon összekötve. ezek a modulok így beszélgetnek egyméással, ti. hogy egymás RAM-jának egy jól meghatározott részét olvasgatják ill. írkálják

Szerkesztette: SFIJ 2005. 11. 18. 21:14 -kor

[bogdan]

Idézet: SFIJ - Dátum: 2005. nov. 18., péntek - 22:13

egybizonyos iparban dolgozom, ahol az a helyzet hogy egy szekrényben akár több száz, rossz esetben több ezer procikártya is lakik, mindez egy nagyon nagy sebességû ATM buszon összekötve. ezek a modulok így beszélgetnek egyméással, ti. hogy egymás RAM-jának egy jól meghatározott részét olvasgatják ill. írkálják

hat ize.. :confused: eddig azt hittem, kedjuk erteni, hogy mit mond a masik, erre josz, es jol osszezavarsz!
eloszor nezzuk az elmeletet: miert is jo az, amit leirsz? hat mert nem kell az amugy is leterhelt processzort ilyennel nyaggatni, hogy adatot szeretnek neki atadni, no meg az ertekes FSB savszelesseget is ketszer fogyasztanank, ha neki mondanank meg, hogy mit szeretnenk. no de az Opteron eseteben hogy beszelsz a RAMmal, ha nem szolsz a procinak?? az IMC ebben az ertelemben feleslegesse teszi ezt a fajta protokolt (bar ettol meg hasznalhatjak fejlesztesi "maradisag"-bol).
ugyhogy pont ezert irtam eloszor, hogy ez csak a processzoron kivuli memoriavezerlonel ertelmes, es speciel ha az Opteronnak lefoglalod mind a 3 HT linkjet, akkor nem is lesz ertelmes. az IO eszkozod ugyanis hogy olvassa/irja akkor a RAMot? vagy ketkapus RAMra gondoltal ?
azutan meggyoztel, hogy az nem is ram, csak annak latja a proci, es egy kulon chip-et eszkabalunk a memoriavezerlore. (en legalabbis igy ertettem).
erre josz ezzel, amirol mar az elejen is beszeltem. catch 22..
most akkor eltudnad magyarazni ugy, hogy vegre megertsem, mirol van itt szo mar vagy egy napja? 

[SFIJ]

Idézet: bogdan - Dátum: 2005. nov. 18., péntek - 22:01

az IO eszkozod ugyanis hogy olvassa/irja akkor a RAMot? vagy ketkapus RAMra gondoltal ?

Mert, szerinted  hogy olvassa/irja a RAM-ot egy UDMA 5/6 haddisk? Miközben a sata merevlemezed tolja befele az operativ tarba a mannat, akozben ugyanugy fogja a RAM-ot, de gondolhatsz akar a TV tunerkartyakra is. total mindegy, hogy logikailag kulonall egy dedikalt 64kilocimes I/O adress space, vagy az be van agyazva a RAM-ba.
persze azis lehet, hogy én nem értem a kérdésed

Szerkesztette: SFIJ 2005. 11. 18. 22:39 -kor

[bogdan]

Idézet: SFIJ - Dátum: 2005. nov. 18., péntek - 23:29

persze azis lehet, hogy én nem értem a kérdésed

igen, nagyon ugy tunik!

Idézet

Mert, szerinted  hogy olvassa/irja a RAM-ot egy UDMA 5/6 haddisk?

hadd tippeljek, DMA ?
no de felre a trefat, en most a konkret drotokrol beszelek. tehat a kerdesed jo, valaszolok is ra. ha a memoriavezerlo kulon van a processzortol, akkor szol a memoriavezerlonek, a proci akar nem is tud rola. ha IMC van, akkor meg a procinak szol, hogy most mit akar olvasni. konkretan a nem koherens HT-n keresztul megy a dolog. (most ne menjunk bele, hogy az hol van a proci hierarchiaban, a chiprol magarol beszelek, es a belole kifuto tyukbelekrol.)
nos amikor az altalad osszerakott szuperkockanal a hdd vezerlo dma irna a memoriaba, na akkor koppanas van, mert nincs non-coherent HT, a procik egymas koldoket nezik, es nincs kapcsolat a kulvilaggal. a memoria meg ott van naluk, es amilyen irigyek nem adnak belole masnak. magyaran nincs tyukbel, amin irhatna a memoriat!
kezdek erthetobb lenni ?

[hvuk]

Idézet: SFIJ - Dátum: 2005. nov. 18., péntek - 22:29

Mert, szerinted  hogy olvassa/irja a RAM-ot egy UDMA 5/6 haddisk? Miközben a sata merevlemezed tolja befele az operativ tarba a mannat, akozben ugyanugy fogja a RAM-ot, de gondolhatsz akar a TV tunerkartyakra is. total mindegy, hogy logikailag kulonall egy dedikalt 64kilocimes I/O adress space, vagy az be van agyazva a RAM-ba.
persze azis lehet, hogy én nem értem a kérdésed

Nem akarok belepofázni, mert nem vagyok biztos benne, de szerintem a DMA úgy mûködik a nem IMC prociknál, hogy mivel az északi hídban van a memóriavezérlõ, ezért mind a proci, mind a déli híd õt kéri meg, hogy ugyan írja már ki vagy olvassa be a memóriából az adatokat. Tehát a DMA egységek a memóriavezérlõhöz fordulnak közvetlenül, nem pedig a procihoz. Az Opteron esetén is ugyanez történik, de mivel a memóriavezérlõ integrálva van a prociba, ezért a DMA egységek (a hídon keresztül) a processzort szólítják meg. Ehhez pedig a híd a HT-t használja. Ha nincs HT, akkor nincs kapcsolat a processzorral.

Íme a VIA chipsetjének blokkdiagrammja (bár itt két híd van, de ezek már nem a hagyományos hidak):



Na bogdan, most te nyertél! Én viszont hoztam grafikát is!

Szerkesztette: hvuk 2005. 11. 18. 22:58 -kor

[bogdan]

Idézet: hvuk - Dátum: 2005. nov. 18., péntek - 23:56

Ehhez pedig a híd a HT-t használja. Ha nincs HT, akkor nincs kapcsolat a processzorral.

Íme a VIA chipsetjének blokkdiagrammja (bár itt két híd van, de ezek már nem a hagyományos hidak):

hehe.. latom Te is a googli elso talalatat nezed a "Athlon chipset diagram" keresesnel.. hehe
(mellesleg sosem ertettem, hogy ha az AGP is PCI, akkor miert van az egyik az eszaki, a masik a deli hidban.. vagy csak ezert ket PCI bridge van valojaban.. ?
es igen, en is errol beszelek, es en sem ertek hozza jobban, es ezert nem ertem SFIJ-t..

szerk: remelem azert nem gyorsasagi futam.. es nekem nem uj ez az abra !

Szerkesztette: bogdan 2005. 11. 18. 23:03 -kor

[hvuk]

Már csak a cache koherencia megörzése miatt is így kell lennie, ha a memóriavezérlõ nem tudná, hogy mi történik a memóriában (azaz lennének olyan részek, amik nem rajta keresztül változnának), akkor hogyan tudná, hogy a cache melyik része up-to-date és melyik nem?

[hvuk]

Idézet: bogdan - Dátum: 2005. nov. 18., péntek - 22:59

hehe.. latom Te is a googli elso talalatat nezed a "Athlon chipset diagram" keresesnel.. hehe

Nem, én nem a google-ben kerestem, hanem elmentem az Anandtechre, mert annak nagyon jó a cikk archivúma és tudtam, hogy õk foglalkoztak a kérdéssel. Mellesleg azért mentem arra az oldalra, mert fejbõl nem emlékeztem, hogy melyik égtájú chip felelõs a memóriavezérlésért és melyik felelõs az IO-ért.

[bogdan]

Idézet: hvuk - Dátum: 2005. nov. 19., szombat - 0:02

ha a memóriavezérlõ nem tudná, hogy mi történik a memóriában, akkor hogyan tudná, hogy a cache melyik része up-to-date és melyik nem?

ez az FSB rendszernel is ugyanugy problema! szoval valahogy gondolom megpoldjak (pl. nem cache-elheto terulet..)

*******************
diagram: akkor ez nem semmi ! mert az athlon64 chipset diagram szavakra keresve a google-ban az elso lapon pontosan ez az abra van!

*******************
egtajak: mind a ketto felelos az IO-ert ! (AGP Neked nem IO?) egyszeruen hagyomany, hogy az eszakiban, ahol a memoriavezerlo van/volt legyen az is, ami a legnagyobb savszelesseget igenyli.

Szerkesztette: bogdan 2005. 11. 18. 23:14 -kor

[bogdan]

Idézet: hvuk - Dátum: 2005. nov. 19., szombat - 0:02

akkor hogyan tudná, hogy a cache melyik része up-to-date és melyik nem?

az AThlon64-nel is kivul van a memoriavezerlo a cache-en (nem meglepo persze), igy DMA eseten a cache ugyanugy nem tud rola:

ja, es a cache-nek kell tudnia, mi az up-to-date, nem a memoriavezerlonek!! az nem tud semmit.

Szerkesztette: bogdan 2005. 11. 18. 23:28 -kor

[SFIJ]

Idézet: hvuk - Dátum: 2005. nov. 18., péntek - 22:56

Nem akarok belepofázni, mert nem vagyok biztos benne, de szerintem a DMA úgy mûködik a nem IMC prociknál, hogy mivel az északi hídban van a memóriavezérlõ, ezért mind a proci, mind a déli híd õt kéri meg, hogy ugyan írja már ki vagy olvassa be a memóriából az adatokat. Tehát a DMA egységek a memóriavezérlõhöz fordulnak közvetlenül, nem pedig a procihoz. Az Opteron esetén is ugyanez történik, de mivel a memóriavezérlõ integrálva van a prociba, ezért a DMA egységek (a hídon keresztül) a processzort szólítják meg. Ehhez pedig a híd a HT-t használja. Ha nincs HT, akkor nincs kapcsolat a processzorral.

Íme a VIA chipsetjének blokkdiagrammja (bár itt két híd van, de ezek már nem a hagyományos hidak):



Na bogdan, most te nyertél! Én viszont hoztam grafikát is!

ez nagyjábol igaz, de hogy kapcsolódik a bodánnal folytatott vitához?    Ö azt állította hogyha mind a 3 HT link foglalt, akkor nem lehetséges I/O egyáltalán. Erre mondtam, hogy de

Szerkesztette: SFIJ 2005. 11. 19. 00:19 -kor

[SFIJ]

Idézet: hvuk - Dátum: 2005. nov. 18., péntek - 23:02

Már csak a cache koherencia megörzése miatt is így kell lennie, ha a memóriavezérlõ nem tudná, hogy mi történik a memóriában (azaz lennének olyan részek, amik nem rajta keresztül változnának), akkor hogyan tudná, hogy a cache melyik része up-to-date és melyik nem?

ujabb erdekes kerdes. a cache kezeléshez a chipsetben levõ memkontrollernek valymi kevés köze van. az északi hídban levõ MC nem memóriát kezel közvetlenül, hanem interfészeli a CPU FSB-jére a DRAM-okat. Megjegyezndõ, hogy az athlon64/opteronban levõ IMC is cxsupán interfészeli a DDR-eket a HT linkre. külsõ esetben is az van, hogy bizony a DMA kérések felmennek az ATHLON-ban az EV6 buszon és a proci mondhatja azt, hogy elfogadja, vagy rejectálja. ha fogadja, akkor a DMA-zó egység írhat a RAM-ba. Athlon64/opteron esetben a DMA kérés felmegy bizony a prociba, ahol az MMU elbírálja, ugyanúgy ahogy az athlon esetében is, ésha green light vanik akkor az egyik ht linken bejövõ DMa tranzakció a crossbaron keresztül eljut az IMC-hez.

amúgy ennek sincs köze a bogdannal folytatott vitamhoz

Szerkesztette: SFIJ 2005. 11. 19. 00:21 -kor

[bogdan]

Idézet: SFIJ - Dátum: 2005. nov. 19., szombat - 1:09

Idézet: hvuk - Dátum: 2005. nov. 18., péntek - 22:56

DMA egységek (a hídon keresztül) a processzort szólítják meg. Ehhez pedig a híd a HT-t használja. Ha nincs HT, akkor nincs kapcsolat a processzorral.

ez nagyjábol igaz, de hogy kapcsolódik a bodánnal folytatott vitához?    Ö azt állította hogyha mind a 3 HT link foglalt, akkor nem lehetséges I/O egyáltalán. Erre mondtam, hogy de

ÖÖÖÖ...
ugy tunik tenyleg nem ertjuk egymast, mert en ugy latom, hogy hvuk-al pontosan ugyanazt mondjuk. szerintem ugyanis amit hvuk-tol idezel, es ahogyan utana engem ertelemzel (igen, pont ezt mondom), az teljes mertekben ugyanaz! (segitek dekodolni: DMA egysegek kommunikacijo = I/O; nincs HT = 3 HT link foglalt; nincs kapcsolat a processzorral = nem lehetseges az I/O  )

es persze a cache koherencia nem ide kapcsolodik, csak erdekesseg. (koszonjuk a magyarazatat, hogy hogy mukodik!) es vita sincs igazan, mert meg csak megerteni probaljuk egymast.