[bogdan]

Idézet: SFIJ - Dátum: 2005. nov. 16., szerda - 16:48

power5: offchip L3$, a koherencia domainban dolgozik a RAM-hoz kozel. USIV: offchip L3$, szinten a koherencia domainban dolgozik a RAMhoz kozel. Mind power mind US esetben a koherencia modul 4 CPU-bol all. Tovabbi megjegyezendo es nem alhanyagolando dolog, hogy mind a Power5 mind az USIV a koherenciadomain-on belul UMA, kozos RAM-bol dolgozik, mig az Opteron mar chip szinten NUMA, minden chip dedikalt RAM bankokkal.

ugy tunik hvuk hivo lettem.. 

de amit irsz az semmiben sem mond ellent annak a nagyok keves informacionak, amit az uj Opteronrol tudunk!!
ugye eddig is kozos volt a mag a teljes termekpalettan, nem latom, hogy a jovoben ezt miert valtoztatnak meg. ergo a 16xx szerias Opteronokon off-chip L3 cache valoszinusitheto (tokozasbeli kulonbseg). tovabba ne felejtsuk el, hogy immaron 4 magrol beszelunk, ahol NINCS magonkent kozos RAM, hanem (ha ugyanolyan mint a DC, marpedig miert ne lenne?) a 4 magnak lesz RAM-ja. ez pont ugyanaz, amit a power5 es US eseten irsz (na jo, csak majdnem, hiszen ott is befigyel nehol a DC, azaz 8 magrol beszelunk.)

de vajon a 4 core az nem UMA-nak tekintendo?

viszont ami specialt felbosszantotta, ott reszben igazat kell neki adjak hvuk elleneben. valoban fura cache elvetelerol hozzacsapasarol beszelni. ambator ugy tunik special viszont nem veszi figyelembe a savszelesseg fejtegeteseket, amik elmeleti szinten mutatjak a nagy cache (mindegy, hogy L2 vagy L3) szuksegesseget az EPIC architekturanal.
azaz -- ha igaz a fejtegetesem -- azt mondhatjuk altalanossagban, hogy amig az Itaniumnal ket celt szolgal a nagy L3 cache (savszelessegproblemak elrejtese es nagyfoku skalazhatosag), addig az eljovendo Opteronnal csak a nagyfoku skalazhatosag miatt lenne L3.

[special]

1. Ha ez igaz is, akkor a mai összehasonlítások relevánsak? Az IPF mikroarchitekturálisan újra lesz tervezve addigra legalább kétszer, majd az évtized végéig talán mégegyszer, a chipsetek és compilerek fejlõdését most nem is említem. Valószínûleg az AMD is készül új dologgal az infrastruktúrán kívül. És te megmondod ma, hogy 2008 körül és után hogyan fognak viszonyulni egymáshoz? Hadd gratuláljak.
2. Tényleg? "Ami a másik részét illeti: a gond ott van, hogy az Itanium abszolút teljesítménye kevés, ha nincs alatta L3 cache."
3. Jogos, azt hittem, megint ugyanazt linkelted be.

Tényleg hagyjuk.

[SFIJ]

Idézet: bogdan - Dátum: 2005. nov. 16., szerda - 16:11

ugy tunik hvuk hivo lettem.. 

de amit irsz az semmiben sem mond ellent annak a nagyok keves informacionak, amit az uj Opteronrol tudunk!!
ugye eddig is kozos volt a mag a teljes termekpalettan, nem latom, hogy a jovoben ezt miert valtoztatnak meg. ergo a 16xx szerias Opteronokon off-chip L3 cache valoszinusitheto (tokozasbeli kulonbseg). tovabba ne felejtsuk el, hogy immaron 4 magrol beszelunk, ahol NINCS magonkent kozos RAM, hanem (ha ugyanolyan mint a DC, marpedig miert ne lenne?) a 4 magnak lesz RAM-ja. ez pont ugyanaz, amit a power5 es US eseten irsz (na jo, csak majdnem, hiszen ott is befigyel nehol a DC, azaz 8 magrol beszelunk.)

de vajon a 4 core az nem UMA-nak tekintendo?

kozben bovitettem amit irtam. A lenyeg: a DD3-as dualos opteron 4 magjara 2x akkora memesavszel jut mint a jelenleg egy USIV, Power5 4 procis koherencia domainra. ezert mondom, hogy nem ertem az (offchip) L3$-et. raadasul ha offchip, akkormarcsak fel vagy harmad core speeddel mehet. Ha onchip, akkor meg szanalmasabb design lesz mint az itanic. 4 opteron core kitesz egy madison9M-et es ehhez jonne meg az onchip L3$...

Abban igazad van hogy az opteron 4 magja UMA.

[hvuk]

Idézet: SFIJ - Dátum: 2005. nov. 16., szerda - 16:06

szukseguk van, mert az opteronnal lenyegesen gyengebb a DRAM interfeszuk a chisetben. altalaban 512bites a ram buszuk es tipikusan SDR100-as modulbol hasznalnak 8 db 64 bites bankot egyszerre.
Ezt csak ugy tudom elfogadni, ha ervekkel alatamasztod az okot operon esetben. amig ezt nem teszed addig csak az #isteni kinyilatkoztatas# mezsgyejen mozogsz.

Tehat: USIV es Power 5 esetben a jelen opteron memsavszelenek 2x-ese all rendelkezesere 4 core-ra, mig jelenleg az opteron max 2 core-ral dolgozik ( a DDR 2x-os savszel az SDR-hez kepest, tovabba az opteron kontrollere dualos, igy 4x SDR a savszel, szemben az USIV/Power5 8x SDR-jehez kepest). Ha a jovo opteronk DDR3-mal jonnek, akkor SDRx16 lesz a memsevszeluk 4 core-ra (DDR3=SDRx8, mindez dualban), mig az USIV es Power5 SDRx8-at tud 4 chipre. Ez az, ami miatt nem erzem indokoltank az L3 keselyut.

A Power5-re "device"-nként sz RWT 16 Gbyte/sec-re adja meg. Ez pedig közel 3-szorosa az Opteronénak (6.4 GB/s). Kérdés, hogy a device mit jelent (magot?, a DC procit együtt?), mondjuk vélhetõleg ez utóbbi. Tehát jelenleg 2.5-szeres a sávszélesség, a DDR-3-al ez megnégyszerezõdik, viszont a magok száma is duplázódni fog. Összességében tehát az Opteron relatív (1 magra jutó) sávszélessége csökkenni fog. De lehet, hogy csak 666 MHz-s lesz a DDR3 (illetve 1333-as), akkor még csak nem is 4-szerezõdik.

alátámasztani nem tudom, nézd meg a híreket, ott írják. Elképzelhetõ, hogy félreértettek valamit.

[hvuk]

Idézet: special - Dátum: 2005. nov. 16., szerda - 16:15

1. Ha ez igaz is, akkor a mai összehasonlítások relevánsak? Az IPF mikroarchitekturálisan újra lesz tervezve addigra legalább kétszer, majd az évtized végéig talán mégegyszer, a chipsetek és compilerek fejlõdését most nem is említem. Valószínûleg az AMD is készül új dologgal az infrastruktúrán kívül. És te megmondod ma, hogy 2008 körül és után hogyan fognak viszonyulni egymáshoz? Hadd gratuláljak.
2. Tényleg? "Ami a másik részét illeti: a gond ott van, hogy az Itanium abszolút teljesítménye kevés, ha nincs alatta L3 cache."
3. Jogos, azt hittem, megint ugyanazt linkelted be.

Tényleg hagyjuk.

1. Nem én itt arról beszéltem, hogy skálázódni fog az Opteron egész 32 socketig. Az pedig máér kõkeményen a high-end birtoka. És persze ehhez meglesznek a további fícsörei is (virtualizáció, RAS, hibatûrõ IO). Ezen nem változtat küklönösebben semmi, 2-3 év múlva is ennyi processzor és ezek fícsörök fogjûák a high-endet jelenteni. Jelenleg nagyon úgy tûnik, hogy az AMD tervei szerint az Opteron felmegy a high-end szerverekbe, akár tetszik ez valakinek, akár nem. X86-ot mindenhova!

[hvuk]

Idézet: bogdan - Dátum: 2005. nov. 16., szerda - 16:11

ugy tunik hvuk hivo lettem.. 

Akkor hívjál meg sörözni! Ezt várom el a híveimtõl.

Idézet

azaz -- ha igaz a fejtegetesem -- azt mondhatjuk altalanossagban, hogy amig az Itaniumnal ket celt szolgal a nagy L3 cache (savszelessegproblemak elrejtese es nagyfoku skalazhatosag), addig az eljovendo Opteronnal csak a nagyfoku skalazhatosag miatt lenne L3.

Szarva közt eltaláltad a tõgyit!

[bogdan]

Idézet: hvuk - Dátum: 2005. nov. 16., szerda - 19:04

A Power5-re "device"-nként RWT 16 Gbyte/sec-re adja meg. Ez pedig közel 3-szorosa az Opteronénak (6.4 GB/s). Kérdés, hogy a device mit jelent (magot?, a DC procit együtt?), mondjuk vélhetõleg ez utóbbi.

ej, pedig kesobb ott irja:

Idézet

the POWER5 device directly controls up to four independent channels of DDR or DDR2

azaz ez az SFIJ altal emlegetett "koherencia domain". ha ezt vetem ossze egy 4x6.4GB HORUS "domainnel", akkor egy Opteron rendszernek bizony a NUMA miatt joval nagyobb a savszelessege. igy az all, amit errol SFIJ irt. viszont felhivnam a figyelmet a DDR es DDR2 tamogatasra! (hvuk, te miert nem csapsz le ilyen magas labdakat?) talan pont ezert van az, amit irtatok a Power5-re, miszerint nem savszelesseglimitalt?
a HORUS egyebkent mar csak azert is fontos, mert ott is egy kvazi L3 cache (64MB) van a koherencia megorzesere, azaz, ha elfogadjuk, hogy a Newisys fiuk nem butak, akkor bizony 4-8 mag felett kell az az L3 cache... es ezen a DDR2 sem segit annyit! azaz itt nem a 4 mag miatt kell az L3 cache, hanem a 4x32, azaz 128(!!) mag miatt, es konkretan a koherencia kerdese miatt.
vegul meg egy csoppnyi marketing is lehet am benne!! "Opteron mint jol skalazodo? ugyanmar, nincs is benne bazinagy L3 cache.." es ne mondjatok, hogy ez nem jatszhat be ebben a kategoriaban.

Idézet

Szarva közt eltaláltad a tõgyit!

ne orulj, mert en eddig is ertettem, hogy mirol irsz. a kerdes, hogy special erti-e!

Idézet

Akkor hívjál meg sörözni! Ezt várom el a híveimtõl.

nos, ha sikerul orszagot egyeztetnunk, akar meg errol is lehet szo! persze csak ha hejesen irod a nevemet!

Idézet: SFIJ - Dátum: 2005. nov. 16., szerda - 17:56

kozben bovitettem amit irtam. A lenyeg: a DD3-as dualos opteron 4 magjara 2x akkora memesavszel jut mint a jelenleg egy USIV, Power5 4 procis koherencia domainra.

bocs, elore megsem lathatok.. de azt hiszem, mivel 2 ev mulva eljovo technologiarol beszelunk, nem veszed figyelembe, hogy az az Opteronmag esetleg mar savszelessegehesebb lesz. akar csak a sebessegnovekedes miatt is, de akarmi miatt. raadasul a DDR3, ha ugy folytatja, mint a DDR2 a DDR-el szemben, lehet, hogy ismet a latency-t aldozza be a savszelessegert. (bevallom emiatt nem is ertem a DDR2 jovo evi behozatalat.. talan a jovobeli kompatibilitas miatt egyedul.) es nagyobb latency eseten mar jol jon a cache, akarhol is van.
ja, es irod, hogy az off-chip sem tetszik, de hat sokutas rendszereknel tipikusan ezek valnak be! hiszen itt a cache merete nagyon is szamit, es nem eleg 1-2MB, inkabb kell 16-32, a jovoben meg meg tobb! ennek a fenyeben sem latod ertelmet? ugy hiszem eza mar eleg sok fuggetlen erv...

Szerkesztette: bogdan 2005. 11. 16. 19:08 -kor

[bogdan]

Idézet: special - Dátum: 2005. nov. 16., szerda - 16:39

1. A konkurencia a RISC.

ezzel special ket gond van. nem az lesz a konkurencia, amit az Intel kivalaszt maganak, hanem amit a piac, es a vendorok letrehoznak. azaz: meg hogy a HORUS es a 8 utas Galaxy nem lesz az Itanium ellenfele? na ne. mar ugye RAS is van bennuk.. (a HORUS-ban legalabbis..)

a masik gond: most akkor 2 evente valtozik, hogy minek legyen az ellenfele? 2001: mindennek; 2003: teljes szerver vertikum es WS (Te magad irtad nemreg); 2005: csak es kizarolag RISC. mi lesz 2007-ben? a tendencia eleg eros..  (meg ha mindig a jovorol is van szo.. tudod ha nincs jovokep, akkor fejlodes sem lehet.)

[hvuk]

Idézet: bogdan - Dátum: 2005. nov. 16., szerda - 18:58

ej, pedig kesobb ott irja: 

Idézet

he POWER5 device directly controls up to four independent channels of DDR or DDR2

azaz ez az SFIJ altal emlegetett "koherencia domain". ha ezt vetem ossze egy 4x6.4GB HORUS "domainnel", akkor egy Opteron rendszernek bizony a NUMA miatt joval nagyobb a savszelessege. igy az all, amit errol SFIJ irt. viszont felhivnam a figyelmet a DDR es DDR2 tamogatasra! (hvuk, te miert nem csapsz le ilyen magas labdakat?) talan pont ezert van az, amit irtatok a Power5-re, miszerint nem savszelesseglimitalt?

Ez az idézet szerintem nem az SFIJ által említett 4-es, ez csak annyit mond, hogy 4 csatornás a DDR, illetve a DDR-2 vezérlõ (nem pedig dual, mint az Opteronnál). Ettõl még lehet mögötte két mag.

Idézet

a HORUS egyebkent mar csak azert is fontos, mert ott is egy kvazi L3 cache (64MB) van a koherencia megorzesere, azaz, ha elfogadjuk, hogy a Newisys fiuk nem butak, akkor bizony 4-8 mag felett kell az az L3 cache... es ezen a DDR2 sem segit annyit! azaz itt nem a 4 mag miatt kell az L3 cache, hanem a 4x32, azaz 128(!!) mag miatt, es konkretan a koherencia kerdese miatt.

Erre próbáltam meg finoman utalni az elõzõ postjaimban.

Idézet

nos, ha sikerul orszagot egyeztetnunk, akar meg errol is lehet szo!    persze csak ha hejesen irod a nevemet!

Mint írtam, eddig is helyesen írtam. Ott a mondat elején állt a neved, mondatot meg nagy betûvel szokás kezdeni.

[SFIJ]

Idézet: hvuk - Dátum: 2005. nov. 16., szerda - 18:04

A Power5-re "device"-nként sz RWT 16 Gbyte/sec-re adja meg. Ez pedig közel 3-szorosa az Opteronénak (6.4 GB/s).

Igen kicsit megkavarodtam, a power4 is belekeveredett Lenyeg, a Power5-nek is mar IMC-je van, de a 4 csatorna independent, ha ugy teccik 4-utas asszociativ a tarszervezes, ezt szvsz nem illik osszeszorozgatni. Minden csicsa ellenere, 36M L3$ ide vagy oda, alig jobb az aeredmeny mint az Opterone (jelenleg).

Szerkesztette: SFIJ 2005. 11. 16. 20:30 -kor

[bogdan]

tisztelt gorog es romai istensegek!
egy kis segitsegre lenne szuksegem. bevallom, a Newisys altal fejlesztett HORUS igencsak erdekel, olvastam rola sokmindent, ami a net-en talalhato, es vartam a SC|05-ot, hogy majd bejelentik, meg bemutatjak, meg minden. megiscsak erdekes amikor az elmeleti fejtegetesek gyakorlativa valnak. nos azota feltucat hirben (hwsw-n es mas portalokon) is olvasom, hogy "hetfon bejelentettek", de se az AMD, se a Newisys honlapjan (vagy sajtohireiben) errol egy arva szo sincs, es azon kivul, hogy "bejelentettek" en meg sehol nem lattam semmit.  :confused:

tud barki itt a forumon errol valami bovebbet? miert nincs errol hir? barmi!?

[hvuk]

Igen, ez engem is érdekelne, már én is két napja keresgélek a neten valami hír után, de semmi sincs. Special, tudsz esetleg valamit mondani a témáról?

[special]

http://biz.yahoo.com...m057.html?.v=32

[Elric]

Az UltraSPARC-III es derivativ CPU-i eseteben a koherencia domain nem 4 CPU. Az csak es kizarolagosan a Sun Fire 12K/15K/20K/25K eseteben igaz. Az osszes tobbi gepnel az osszes CPU egy domainben van.
Elric

[Atti]

Azt hiszem ez is a témába vág: http://www.hypertransport.org/docs/tech/ho...paper_final.pdf

szerk: mármint Horus témába

Szerkesztette: Atti 2005. 11. 17. 14:48 -kor

[hvuk]

Idézet: special - Dátum: 2005. nov. 17., csütörtök - 14:45

http://biz.yahoo.com...m057.html?.v=32

Ez csak marketing rizsa. Komolyabb infó nincs?

De azért köszi, nem lebaszni akartalak!

U.i. Az RWT-s anyagot ne rakd be, mert azt már régen is olvastam. Valami újabbra gondoltam: teszteredmények, partnerek listája, elérhetõség...

[special]

Idézet: hvuk - Dátum: 2005. nov. 17., csütörtök - 15:10

Ez csak marketing rizsa. Komolyabb infó nincs?

De azért köszi, nem lebaszni akartalak!

U.i. Az RWT-s anyagot ne rakd be, mert azt már régen is olvastam. Valami újabbra gondoltam: teszteredmények, partnerek listája, elérhetõség...

Hírt kerestetek, kaptatok. Komolyabb info Atti linkjében, de az meg nem hír, hanem technical paper. Akkor most juhbeles, vagy mûbeles virslit parancsol az úr?

[special]

Különben meg minden bûvszõ benne van, amilyen csak neked kell: 4-socket to 32-socket systems, reliability, availability and serviceability (RAS) features of proprietary RISC/UNIX systems at a fraction of the cost, a natural choice for server consolidation and large scale enterprise applications such as enterprise resource planning (ERP) and business intelligence, ground breaking technology.

[bogdan]

Idézet: special - Dátum: 2005. nov. 17., csütörtök - 16:14

Hírt kerestetek, kaptatok. Komolyabb info Atti linkjében, de az meg nem hír, hanem technical paper. Akkor most juhbeles, vagy mûbeles virslit parancsol az úr?

ez nem az a hir, amit kerestunk, sajnalom: "today announced that Newisys will demonstrate". mi a bemutatas utani hireket keresunk. Atti altal belinkelt pdf-et, meg minimum egy fel eve olvastam eloszor, ha nem egy. mit gondolsz, honnan mondom, hogy a HORSU-ban lesz RAS, ha nem innen?

szoval meg egyszer: mubeles vagy jubeles egyre megy, de a bejelentes utani legyen! 

[SFIJ]

Idézet: Atti - Dátum: 2005. nov. 17., csütörtök - 14:47

Azt hiszem ez is a témába vág: http://www.hypertransport.org/docs/tech/ho...paper_final.pdf

szerk: mármint Horus témába

ez egy egesz jo kis paper. csak azt nem ertem mindek baszaxanak a letraval, mikor a trivialis megoldas a kocka Esp azert, mert akkor 2 horus domain legroszabb esetben is 2 hop-ra van egymastol. A letra 2 szele kozott meg 3 hop van, ami nem szserencses. A Kockat gyartani sem nehezebb, mert csinalsz 2 batar nagy lapot, amit tavtartokkal fogsz ossze es a tavtartok viszik a lapok kozti horus linkeket is, es igy meg a twisted-ladder nyavajait is megusztad. a letra kozepe meg ugye a tranzakciok szemontjabol is, foloslegesen tul van terhelve.

Szerkesztette: SFIJ 2005. 11. 17. 21:01 -kor